BenQ打造全方位智慧高雄展覽館

BenQ為高雄展覽館建置之專業智慧影像推播服務於日前正式啟用，結合明基友達集團在顯示科技上的核心競爭力與旗下關係企業之客製化資訊管理能力，BenQ以國際級展館水準打造高展館智慧空間，以6面高亮度工業級高規面板拼接大型電視牆，搭配CMS雲端中控系統與易於安裝方便維護的智慧型設計結構，可高效管理播放內容排程、兼具穩定性及即時編輯調換之便利性。

目前BenQ智能服務已成功擴展於兩岸三地連鎖零售業，未來將快速推廣於購物商場、展場、學校醫院、銀行、運輸、餐廳娛樂等公共及商業場所。

明基友達集團旗下佳世達總經理陳其宏表示，佳世達在完成了醫療部分的轉型布局後，將更積極發展智能服務，目前以BenQ品牌整合旗下軟硬體技術，吸取集團相關的豐厚產業經驗，將提供最貼近市場需求之一站式整合式服務，目前發展方向鎖定企業、醫療、教育、製造、零售、能源等領域為重點。而高展館則是智慧展場與智慧空間實際體現的案例。

明基電通總經理李文德指出， BenQ致力於實踐企業與品牌願景「實現科技生活的真善美」，因應近來商務市場之需求大增，BenQ在硬體產品的核心技術之外，也結合集團在資訊技術服務方面的軟實力，打造符合使用情境及特定需求的解決方案，提供客戶整合式智能服務。

高雄展覽館董事長涂建國肯定BenQ智能服務，他表示高雄展覽館是台灣第一座智慧型國際會展中心，BenQ以完整規劃進駐，從設計建置到後期服務的整合統一，大大加值高展館永續經營能量，高品質的電子看板畫面顯示，不僅與高展館現代時尚建築風格相輝映，更為展館中央大街注入活力，讓展示機會無限延伸。

格科微成功研發TSI技術

格科電子有限公司(GalaxyCore Inc.；格科微)成立於2003年，是大陸領先的無晶圓廠圖像感測器設計公司。格科微設計、開發及銷售具有成本優勢的高品質的CMOS圖像傳感裝置和LCD驅動IC，主要用於行動設備和消費電子產品。公司總部位於上海，在北京、深圳、和台灣設立銷售辦事處，並在美國設有研發中心，在香港建立物流中心。

格科微宣布其在台灣積體電路製造股份有限公司(TSMC)的12吋90nm邏輯平台上研發的Through Silicon Illumination(TSI)圖像感測器製造技術取得成功，並即將進入量產階段。

格科微的TSI技術具有全面的自主智慧財產權，包括電路設計、畫素版圖設計以及與畫素相關的工藝流程技術。該技術可以用於大規模製造1.75um，1.4um和1.1um畫素的CMOS圖像感測器，並可延伸到0.9um畫素的技術。格科微預期將在2014年至2015年期間陸續推出基於該先進技術的500萬、800萬以及1,200萬畫素的圖像感測器系列產品。

格科微的TSI技術具有高性能、高速度和低功耗與成本3項優勢。TSI技術在大幅度提高靈敏度、信噪比的同時，顯著地抑制了熱燥、暗電流和串擾等雜訊；採用TSMC的90nm製程為技術平台，並進一步優化相關製程參數，結合格科微獨特的電路設計技術，實現CMOS圖像感測器的高速度與低功耗，由此保證高幀率預覽與拍照，同時保證晶片的低功耗從而實現出色的低熱燥水準；採用格科微自主創新的畫素工藝技術，使用較少的工藝步驟實現優越的圖像性能。

格科微CEO趙立新表示，為TSI技術的研發成功和其展現出的優異性能感到歡欣鼓舞，同時感謝格科微相關團隊的卓越表現和TSMC的大力支持，使得該技術得以及時研發成功。格科微將很快在這個性能優越的技術平台上推出基於1.1到1.4um畫素的500萬、800萬和1,200萬畫素系列產品，一舉打破美、日、韓公司壟斷高畫素CMOS圖像感測器市場的局面，為飛速發展的智慧型手機和平板電腦等移動互聯終端產品提供具有卓越性能和極具性價比優勢的世界一流的圖像感測器產品。

麥瑞半導體推出新型85V全橋MOSFET驅動器

高性能線性和電源解決方案、局域網以及時鐘管理和通信解決方案領域的產業領者麥瑞半導體公司(Micrel)，日前推出一款85V全橋MOSFET驅動器MIC4606，該驅動器具有自我調整停滯時間和擊穿保護功能。

這款元件是麥瑞半導體最初於2013年推出的極其成功的85V MOSFET驅動器系列的成員，專注於滿足多種應用不斷增加的電力需求。85V MIC4606系列是麥瑞半導體為滿足電池供電的工具、不斷電供應系統、無線電控制的玩具和不斷增加的無人機市場的需求，而實施的戰略的一部分。MIC4606目前已開始批量供應，採用4mmx4mm QFN封裝，以1,000片為單位批量購買，每片價格為1.37美元。

麥瑞半導體高性能線性和電源解決方案部門行銷副總裁Brian Hedayati表示，無處不在的電動工具市場悄無聲息地經歷了技術上的改進，透過添加控制演算法，提高使用者生產效率和安全性，並延長產品使用壽命。

麥瑞半導體的85V全橋MOSFET驅動器提供先進的電路設計，其自我調整停滯時間可帶來較高的電源效率，而擊穿保護可增強可靠性。MIC4606是業內最堅固、最節能的全橋MOSFET驅動器之一，旨在滿足步進電機、直流有刷和無刷電機以及直流／交流逆變器等眾多應用的需求。

MIC4606結合了全方位的功能和技術解決方案，旨在實現電源效率最大化。自我調整停滯時間電路主動監測全橋，最大限度地縮短高邊和低邊MOSFET轉換的時間。擊穿保護電路防止錯誤輸入和雜訊造成高低邊MOSFET同時導通。

該元件還提供較寬的工作電壓範圍(5.5V至16V)，以達到最高的系統效率。5.5V的低工作電壓能延長電池供電應用的執行時間。這些特色使得MIC4606成為業內要求最嚴苛的電池供電電機應用(包括電動工具和直流／交流逆變器等)的理想解決方案。

此外，85V的工作電壓提供了很大的餘量來防止電機驅動和電源電路中常見的電壓尖峰。MIC4606採用16引腳4mm×4mm QFN小型封裝，工作結溫範圍為-40°C～125°C。

恩智浦鞏固全球安全支付晶片卡領導地位

恩智浦半導體在安全支付晶片卡市場的領導地位獲得進一步認可，根據市場研究機構ABI Research的報告指出，和2012年相比，2013年恩智浦安全支付晶片卡出貨量的市佔率從32%成長至50%。ABI Research近期發布的《2014年支付和銀行卡非接觸式技術報告》指出，2013年恩智浦位居產業領先地位。

ABI Research 2013年報告指出，2012年恩智浦的市佔率與其競爭對手持平。而2014年的報告則顯示，2013年恩智浦的市佔率與最接近的對手相比高出18.5%，恩智浦也擴大與所有廠商的領先優勢。

國際市場研究機構IHS亦於2014年稍早發布的報告中描述恩智浦如何超越業界競爭對手，獲得顯著的領導地位。ABI Research報告中也引用相關資料，分析恩智浦安全晶片如何應用於智慧型信用卡和金融卡，並反應出全球銀行卡市場的現況。

恩智浦半導體支付業務總監Brintha Koether表示：「我們深感榮幸，被兩家知名市場研究機構認可為支付市場的領導者。恩智浦致力於協助人們實現『智慧生活，安全連結』。在2013年，安全晶片出貨超過10億顆，達成偉大的成就。恩智浦持續創新和保障個人資訊安全，同時致力於開發一流的解決方案，以維持於快速發展的市場上的領先地位。」

麥瑞半導體推出新型85V全橋MOSFET驅動器

高性能線性和電源解決方案、局域網以及時鐘管理和通信解決方案領域的產業領者麥瑞半導體公司(Micrel)，日前推出一款85V全橋MOSFET驅動器MIC4606，該驅動器具有自我調整停滯時間和擊穿保護功能。

這款元件是麥瑞半導體最初於2013年推出的極其成功的85V MOSFET驅動器系列的成員，專注於滿足多種應用不斷增加的電力需求。85V MIC4606系列是麥瑞半導體為滿足電池供電的工具、不斷電供應系統、無線電控制的玩具和不斷增加的無人機市場的需求，而實施的戰略的一部分。MIC4606目前已開始批量供應，採用4mmx4mm QFN封裝，以1,000片為單位批量購買，每片價格為1.37美元。

麥瑞半導體高性能線性和電源解決方案部門行銷副總裁Brian Hedayati表示，無處不在的電動工具市場悄無聲息地經歷了技術上的改進，透過添加控制演算法，提高使用者生產效率和安全性，並延長產品使用壽命。

麥瑞半導體的85V全橋MOSFET驅動器提供先進的電路設計，其自我調整停滯時間可帶來較高的電源效率，而擊穿保護可增強可靠性。MIC4606是業內最堅固、最節能的全橋MOSFET驅動器之一，旨在滿足步進電機、直流有刷和無刷電機以及直流／交流逆變器等眾多應用的需求。

MIC4606結合了全方位的功能和技術解決方案，旨在實現電源效率最大化。自我調整停滯時間電路主動監測全橋，最大限度地縮短高邊和低邊MOSFET轉換的時間。擊穿保護電路防止錯誤輸入和雜訊造成高低邊MOSFET同時導通。

該元件還提供較寬的工作電壓範圍(5.5V至16V)，以達到最高的系統效率。5.5V的低工作電壓能延長電池供電應用的執行時間。這些特色使得MIC4606成為業內要求最嚴苛的電池供電電機應用(包括電動工具和直流／交流逆變器等)的理想解決方案。

此外，85V的工作電壓提供了很大的餘量來防止電機驅動和電源電路中常見的電壓尖峰。MIC4606採用16引腳4mm×4mm QFN小型封裝，工作結溫範圍為-40°C～125°C。

Cadence分析工具通過台積公司16FF+製程認證

益華電腦 (Cadence Design Systems, Inc.)宣布，該公司的數位和客製／類比分析工具已通過TSMC台積公司16FF+(FinFET Plus)製程的V0.9設計參考手冊(Design Rule Manual；DRM)與SPICE認證，相較於原16nm FinFET製程，讓系統和半導體廠商能夠運用此新製程在相同功耗下提升15%速度，或在同等速度下省電30%。

而目前也正進行16nm FF+ V1.0版本認證，預計將於2014年11月完成。Cadence也與台積公司合作提升其16FF+製程的客製設計參考流程 (CDRF)。此外，Cadence也與台積公司合作10nm FinFET製程，Cadence的技術已為支援客戶早期投入10nm的設計做好準備。

Cadence客製／類比和數位設計實現和簽核工具已獲台積公司用於高效能參考設計，以便提供客戶最迅速的設計收斂。通過16FF+認證的Cadence工具包括：Encounter數位設計實現系統、Tempus時序Signoff解決方案、Voltus IC電源完整性解決方案、Quantus寄生參數擷取解決方案、Virtuoso客製設計平台、Spectre模擬平台、實體驗證系統(Physical Verification System)、Litho實體分析和化學機械研磨預測器(CMP Predictor)等。

CDRF的優化內容包括一個整合進Virtuoso類比設計環境GXL中的台積公司應用程式介面(API)、能加快統計仿真流程，一種運用模組產生器(ModGen)技術的新設計方法設計FinFET陣列以避免密度梯度效應(density gradient effects)，同時更導入電子意識設計(EAD)平台萃取和分析在設計執行流程中的即時寄生效應和電子遷移(EM)違反現象。

流程中使用到的Cadence工具，包括Virtuoso客製設計平台、整合式實體驗證系統、實體驗證系統、Quantus寄生參數解決方案、Spectre模擬平台、Voltus-Fi客製電源整合解決方案和Litho電子分析器等。

TSMC台積公司設計基礎架構行銷事業部資深協理Suk Lee表示，我們和Cadence密切合作認證工具，讓客戶受益於台積公司16nm FF+製程的高性能和低功耗。設計工具和生產製程都經過了測試，以確保他們能緊密的協同工作，讓客戶能夠實現減少迭代和提升可預測性。除此之外，還在積極地和Cadence合作10nm FinFET製程，共同的流程已經為客戶的早期設計做好了準備。

Cadence資深副總裁兼策略長徐季平博士表示，創新是我們秉持的核心精神，這也是持續投資與台積公司的夥伴關係和開發16 nm 與10nm FinFET技術開發的主因，台積公司與Cadence緊密合作力求突破，以便協助共同客戶走在矽技術的最前端。而全球最新行動裝置製造晶片的客戶，都開始利用16nm FF+設計流程的優點並開始採用10nm FinFET方案，克服設計複雜度並加快上市速度。

Cadence分析工具通過台積公司16FF+製程認證

益華電腦 (Cadence Design Systems, Inc.)宣布，該公司的數位和客製／類比分析工具已通過TSMC台積公司16FF+(FinFET Plus)製程的V0.9設計參考手冊(Design Rule Manual；DRM)與SPICE認證，相較於原16nm FinFET製程，讓系統和半導體廠商能夠運用此新製程在相同功耗下提升15%速度，或在同等速度下省電30%。

而目前也正進行16nm FF+ V1.0版本認證，預計將於2014年11月完成。Cadence也與台積公司合作提升其16FF+製程的客製設計參考流程 (CDRF)。此外，Cadence也與台積公司合作10nm FinFET製程，Cadence的技術已為支援客戶早期投入10nm的設計做好準備。

Cadence客製／類比和數位設計實現和簽核工具已獲台積公司用於高效能參考設計，以便提供客戶最迅速的設計收斂。通過16FF+認證的Cadence工具包括：Encounter數位設計實現系統、Tempus時序Signoff解決方案、Voltus IC電源完整性解決方案、Quantus寄生參數擷取解決方案、Virtuoso客製設計平台、Spectre模擬平台、實體驗證系統(Physical Verification System)、Litho實體分析和化學機械研磨預測器(CMP Predictor)等。

CDRF的優化內容包括一個整合進Virtuoso類比設計環境GXL中的台積公司應用程式介面(API)、能加快統計仿真流程，一種運用模組產生器(ModGen)技術的新設計方法設計FinFET陣列以避免密度梯度效應(density gradient effects)，同時更導入電子意識設計(EAD)平台萃取和分析在設計執行流程中的即時寄生效應和電子遷移(EM)違反現象。

流程中使用到的Cadence工具，包括Virtuoso客製設計平台、整合式實體驗證系統、實體驗證系統、Quantus寄生參數解決方案、Spectre模擬平台、Voltus-Fi客製電源整合解決方案和Litho電子分析器等。

TSMC台積公司設計基礎架構行銷事業部資深協理Suk Lee表示，我們和Cadence密切合作認證工具，讓客戶受益於台積公司16nm FF+製程的高性能和低功耗。設計工具和生產製程都經過了測試，以確保他們能緊密的協同工作，讓客戶能夠實現減少迭代和提升可預測性。除此之外，還在積極地和Cadence合作10nm FinFET製程，共同的流程已經為客戶的早期設計做好了準備。

Cadence資深副總裁兼策略長徐季平博士表示，創新是我們秉持的核心精神，這也是持續投資與台積公司的夥伴關係和開發16 nm 與10nm FinFET技術開發的主因，台積公司與Cadence緊密合作力求突破，以便協助共同客戶走在矽技術的最前端。而全球最新行動裝置製造晶片的客戶，都開始利用16nm FF+設計流程的優點並開始採用10nm FinFET方案，克服設計複雜度並加快上市速度。